对话半导体光刻专家庞琳勇博士：全芯片ILT是半导体向下迭代的关键技术

在半导体制造领域，光刻技术是实现集成电路图案转移的关键工艺。随着摩尔定律的持续推进，芯片图形特征尺寸不断缩小，光刻技术正面临着前所未有的挑战。其中，光学邻近效应导致晶圆上的光刻图形与掩模设计图形产生偏差，这使得基于计算光刻技术对掩模进行修正（OPC）以减弱光学邻近效应的影响成为不可或缺的关键环节。作为现代光刻工艺的核心技术之一，计算光刻已从早期的规则导向发展为模型驱动，并在过去近20年蓬勃发展，成为掩模图形处理的关键步骤。然而，随着制程节点向更先进工艺演进，传统方法受限于规则约束和优化自由度不足等制约，逐渐难以满足更为复杂芯片设计的制造需求。在此背景下，反演光刻技术（Inverse Lithography Technology，ILT）以其独特的优化思路应运而生，为先进制程的光刻环节提供了新的解决方案。

D2S, Inc作为半导体制造GPU加速解决方案领域的领军企业，凭借在自然模拟、图像处理和深度学习领域的技术积淀，为纳米级器件制造提供创新的基于模型的处理技术，同时还是eBeam Initiative（电子束倡议）的主要赞助商及电子制造深度学习中心（CDLe）的创始成员。在第九届国际先进光刻技术研讨会（IWAPS 2025）期间，半导体光刻专家、硅谷D2S Inc首席产品官庞琳勇（Leo）博士就计算光刻和ILT技术相关话题接受了半导体产业纵横的采访。

作为业界ILT的奠基人和这一名词的发起人，庞博士拥有38项专利，还有30项待批，有90篇论文在国际刊物和会议上发表，是国际光学工程学会SPIE的专家委员以及CSTIC中国国际半导体会议光刻分会主席，并任SPIE光刻期刊JM3的编辑以及深度学习专辑的主编。

01

计算光刻和反演光刻技术（ILT）推动先进制程继续发展

在芯片制程向2nm及更先进节点演进的过程中，光刻工艺不仅复杂度呈指数级增长，还需要采用EUV光刻技术。作为半导体制造的核心环节，计算光刻通过软件模拟与算法优化，在光刻前对掩模版图形进行校正、验证，提前规避工艺缺陷，确保芯片图形能精准“复刻”到晶圆上，是连接芯片设计与制造的关键桥梁，直接决定了先进制程的可实现性与良率。

所有的EUV掩模版都是由多束电子束（Multi Beam）设备所写出来的，主要设备厂商有IMS和NuFlare。NuFlare最新的多光束掩模写入器MBM–2000, MB-3000和下一代的MBM-4000都具有像素级剂量校正（pixel-level dose correction，PLDC）功能。而PLDC正是D2S最具突破性的创新之一。与传统在多边形层面运作的光学邻近校正（OPC）和掩模工艺校正（MPC）工具不同，PLDC直接在像素层级发挥作用。PLDC通过精确计算多束电子束掩模版写入设备中每个像素所需的曝光剂量，实现所有MPC功能，确保掩模实际制造的图形与OPC/ILT输出的目标图形达到最高吻合度。庞博士表示，“从这个角度讲，我们确保了EUV能再往前发展。从ILT的角度来讲，在Low NA的时候，其实不太需要ILT，但到High NA的时候呢，大家认为需要ILT。”

反演光刻技术（ILT）实际上就是把整个光刻过程反解：根据想要在晶圆上曝光的图形，通过数学上解反问题，找到在光罩上所需要的图形，被誉为OPC和RET的终极技术，已被各大厂作为光刻核心技术之一所采用。与传统的光学邻近效应校正（OPC）技术相比，ILT通过逆向推导光刻过程的物理规律，能更精准地补偿光刻系统的光学畸变、蚀刻效应等复杂因素，生成更优的掩模图形。在先进制程中，ILT的重要性还体现在精度升级和全芯片适配。随着芯片线宽不断缩小（如2nm节点线宽已接近物理极限），传统OPC难以考量蚀刻效应等细微物理过程，而ILT能将这些效应纳入模型，显著提升图形转移的精度，减少器件性能偏差；另一方面，先进制程芯片的图形复杂度极高，“热点区域”（hotspot，即易出现工艺缺陷的区域）遍布全芯片，仅针对局部热点的校正技术已无法满足需求，全芯片ILT成为解决这一问题的唯一路径。

02

GPU加速让反演光刻技术（ILT）来到“ChatGPT时刻”

尽管ILT技术对先进制程至关重要，但在GPU加速技术应用前，ILT的发展长期受限于效率瓶颈，如同AI领域在GPU普及前难以突破大规模模型训练一样，全芯片的ILT也一度陷入“理论可行、工程做不到”的困境。

在GPU技术未介入时，ILT主要依赖CPU进行计算，但CPU的串行计算架构难以应对全芯片ILT的海量数据与复杂算法。首先，计算效率极低：全芯片ILT涉及数亿甚至数十亿像素的并行计算，CPU需逐点处理数据，仅完成一次全芯片ILT校正就可能耗时数周，完全无法满足半导体制造的量产周期需求；其次，功能局限显著：由于CPU算力不足，传统ILT不仅无法实现全芯片处理，甚至难以纳入蚀刻效应等关键物理模型，庞琳勇博士提到，“CPU计算蚀刻效应要关联开放空间，过程非常慢，所以OPC里根本没人做蚀刻模型”，这导致ILT的精度优势无法充分发挥；最后，实用性不足：此前行业只能用CPU处理局部“热点区域”的ILT（如庞琳勇博士曾任职的Luminescent公司），但先进制程芯片热点遍布，局部校正无法解决根本问题，ILT技术始终未能大规模落地。

GPU的并行计算架构，恰好解决了ILT的效率痛点，如同GPU推动AI进入“ChatGPT时刻”一样，GPU也让ILT实现了从“局部校正”到“全芯片应用”的质变，成为ILT技术落地的赋能者。

庞琳勇博士团队的实践，充分验证了GPU加速的重要价值。首先是全芯片ILT成为现实，GPU以像素（pixel）为单位进行并行计算，能同时处理数亿像素数据，彻底打破CPU串行计算的效率瓶颈。“没有GPU，你没有办法做到Full-Chip ILT”，庞琳勇博士强调，“用CPU算全芯片ILT，时间太长了，根本不具备工程价值”。D2S发明的超大虚拟CPU-GPU解决了全芯片ILT的拼接错误的最大难题，让全芯片ILT真正可以用到量产。其次是精度与效率“双提升”，GPU不仅提升了计算速度，还让此前无法纳入的物理效应（如蚀刻效应）得以快速计算。D2S通过GPU优化算法，找到了蚀刻效应的快速计算方法，以前CPU算不了的蚀刻模型，现在GPU能很快算出来，让ILT不止快，还更准；最后是可延伸至掩模校正，GPU加速还被D2S应用于掩模校正领域，开发出像素级剂量校正（PLDC）技术。传统掩模工艺校正（MPC），尤其是曲线（curvilinear）掩模校正，客户反馈“要跑几个星期才能跑完”，而D2S利用GPU在像素转换环节同步完成校正。多光束掩模写入需先将多边形（polygon）光栅化转为像素，D2S在这一步直接加入校正算法，“没有增加掩模直写设备写的时间，跳出了原来的局限”，实现了掩模校正的“零周转时间”（Zero turn-around-time）。

值得注意的是，在D2S使用GPU加速ILT的启发下，英伟达也认识到GPU加速在计算光刻中的重要性，推出了基于GPU加速计算光刻的库cuLitho，希望能让做OPC的公司受益。目前已经得到了台积电和新思科技的积极响应。

03

AI推动计算光刻的发展

根据QYResearch的统计及预测，2024年全球计算光刻软件市场销售额达到了12.68亿美元，预计2031年将达到23.68亿美元，AI增强型解决方案开始广泛应用，AI技术正成为计算光刻领域的“新引擎”，为ILT等核心技术的迭代注入新动能。庞琳勇博士认为，AI为计算光刻带来的核心变革，主要体现在“模型构建”与“ILT加速”两大方向，且与现有技术形成协同互补，而非替代关系。首先是模型构建优化方面：在计算光刻中，部分物理效应（如Negative Tone Development，NTD）的机理复杂，传统数学模型难以精准描述，导致模拟精度不足。而AI技术通过数据驱动的方式，能从大量实验数据或严格仿真（rigorous simulation）中学习效应规律，快速构建高精度模型。“以前用传统方式模型很难，现在可以用AI做模型，很多家都已经在这么做了，包括我们”，庞琳勇博士表示。此外，在ILT加速方面，尽管GPU已大幅提升ILT效率，但全芯片ILT的计算量仍随制程进步持续增长。AI（尤其是深度学习）能进一步加速ILT过程，通过深度学习模型学习高精度ILT生成的“优质数据”，后续可快速输出近似最优的校正结果。不过，庞琳勇博士强调，“即使要用深度学习加速ILT，但还是需要有原来的ILT，因为深度学习要从数据中学习，而这些数据，需要ILT帮你产生”。这意味着，AI的作用是“放大ILT的优势”，而非替代ILT。

04

全芯片ILT将赋能半导体“长远迭代”

谈及计算光刻的未来，庞琳勇博士认为，全芯片ILT将成为“赋能整个半导体行业向下再走很远的路”的关键技术。当前D2S的核心产品（如全芯片ILT、PLDC），均围绕推动全芯片曲线（curvilinear）ILT和曲线掩模技术展开。一旦技术成熟，将为芯片设计带来“自由度革命”：设计端可利用曲线图形优化芯片结构，减少层（layer）数量、降低功耗等。IMEC（比利时微电子研究中心）在近期论文中也指出，“如果curvilinear能用到设计上，可能可以enable三个generation（三代半导体技术）”。这意味着，全芯片ILT不仅是当前2nm制程的刚需技术，更将成为未来多代半导体技术迭代的“基础平台”，而GPU与AI的持续赋能，将让这一技术更快走向现实。因为技术的成熟，全芯片ILT在DUV有 更广泛的用途，可以帮助扩大工艺窗口，提高良率，或者在光刻机不变的条件下做更小的节点。