英特尔推出终极胶水：Co-EMIB，不做则已，要做就要让摩尔定律突破天际

在英特尔公开先进制程的技术进展，以及3D封装的技术细节之后，引起业界相当多讨论，尤其以英特尔在放弃5G以及制程代工服务之后，且面临AMD在产品布局的咄咄逼人态势之下，如何通过半导体制造扳回一成，已经成为最被关注的焦点。

在过去的一年当中，英特尔已经针对产品布局，以及先进封装技术有了相当多的技术成果。而已经公开的EMIB已经大量生产，比如说Kaby Lake以及Stratix 10 FPGA都是基于该封装技术的产品。

EMIB是一个类似2.5D的封装技术，通过该封装技术，可以将不同制程的芯片组合在同一芯片封装之中，其实这也就是过去英特尔一直看不起的胶水多核。该技术的特性是良率高，成本低，且无须额外的工艺需求。EMIB封装技术就跟台积电的Info封装类似，在功能以及设计诉求上大同小异。

而今年稍晚，Foveros就会被使用在下一代处理器平台中。但你以为仅此而已吗？并没有，英特尔事实上正打算合并Foveros和EMIB封装技术，打造弹性更高的芯片制造方法。

其实EMIB主要是负责横向的连结，让不同的IP芯片像拼图一样拼接起来。而Foveros则是纵向堆栈，就好像盖高楼一样，每层楼都可以有完全不同的设计，比如说一层当公寓，一层当写字楼，另一层可以作为健身房。

结合EMIB与Foveros的新封装技术名叫CO-EMIB，他同时可以让芯片横向拼接，同时每层横向拼接都还是可以继续叠高楼。

用比较通俗的比喻来看，就是原本Foveros的一层楼只能有单一种功能，但CO-EMIB则是让一层楼可以同时隔出居住区、写字楼以及健身房等不同用途的空间，同时每层楼都还能用一样的方式一直盖上去。

而达成这个技术的关键角色，就是Omni-Directional Interconnect (ODI)，作为连接大楼不同楼层的管道，我们可以把这个部件看成是楼梯间，可以通过楼梯间，直达不同楼层。

而ODI还可以有两种不同型态，除了打通不同层的电梯型态外，也有连通不同立体结构的天桥，以及每层之间的夹层，通过这个设计，让不同芯片的组合可以有极高的弹性。

目前单一大芯片的发展已经走到尽头，过去被英特尔取笑的胶水多核，现在已经把英特尔打到几乎抬不起头，而走向胶水，以2D或3D堆栈来实现更多更灵活的芯片设计，其实也是英特尔不得不妥协的作法。

胶水连接在某种程度上效率当然比不过直接把多个核心放在同一个芯片核上，但当单一芯片的规模越来越大，制造成本也会越来越高，另一方面，大芯片需要突破的物理限制也会更严苛，光是散热问题，以及衍生的散热成本，就是大芯片布局挥之不去的痛。

通过这些全新的3D封装方式，芯片设计思维也从过去的平面拼图，变成堆积木。当然，英特尔已经把堆栈互连会损失的效率考虑进去，并且设计了很多弥补的方式，但无论如何，在芯片内就能完成的异构计算，仍要远比通过外部总线连接的不同计算单元更为高效，且更有利于推升算力。

英特尔已经想好很多延续摩尔定律的策略，除了量子计算等革命等级的全新计算架构外，CO-EMIB可以说是在维持并延续现有计算架构与生态的最佳作法。