国外的说法，一个成熟的芯片工程师，起码要全流程设计了至少三个片子，不算打下手帮忙

【本文来自《芯片产业的人才缺口25万，这个数据是怎么来的》评论区，标题为小编添加】

【以下配图均来源于网路公开资料】

一看这兄弟就是内行。

RTL代码不是简单的C代码或其他任何一种软件代码（串行执行、无严格时序）。

没有具体扎实的硬件线路概念是写不好的，就算勉强写出来，综合以后也可能成为错误的线路，造成后续功能或者时序的问题（下图，显示常见的由于代码错误导致的实际线路差异和时序差异）。

而解决这类问题的前提是烧钱。你得在学生时代投钱流片，以便试错。

价格很贵，比如，2014年时，美积电40nm的制程（上图所示，在当时已经算是比较旧的制程了），光罩一层三万美元，一个设计四十几层（下一图，显示部分金属层），大家算算是多少钱？一片十二英寸晶圆 ，对大客户的友好价格是三千美元一片，至少二十五片起，（下二图，显示最小订量的一个批次的晶圆），大家再算算这是多少钱？还有Bumping（下三图，显示典型流程）、Packaging（下四图，显示片内系统封装），订基板至少是一万片起，加订三万片起（下五图，显示成条的基板，局部）。到这儿才能看到裸片（Raw Chip，本节最下图，显示刚出厂的芯片）。

而之后的功能验证（下一图，显示测试芯片功能要用到的支持高速信号的座子，单价可至三千美元）、时序验证（下二图，显示测试接口时序的示波器和猫眼图）、生产性验证（下三图，显示ATE 机台）、可靠性验证（下四图，显示ESD 机器，下五图，显示美机电的工艺老化漂移）、工艺角验证（下六图和下七图，显示工艺偏差导致的性能漂移）、良率的改进（下八图，显示shmoo图正常与异常）、功耗的控制（下九图，显示高温测试芯片功耗）、制程的微调（下十图，根据正态分布调整制程窗口）、查找芯片内的损坏点（下十一图，显示OBIRCH机器；下十二图，显示看到电流异常的热点），晶圆测试（本节次最下图，显示晶圆测试机台，本节最下图，显示晶圆测试面板），样样都是钱，而且还是重资产投入。

国外一般的说法，一个能独立干活的芯片工程师要起码Three Chips Under Belt，肚子里至少有三个片子，即全流程设计了至少三个片子，不算打下手帮忙做的片子（因为没有全局观、没有全流程、没有转量产的经历）。

简单说吧，如果飞行员的培养是靠等身的黄金打造出来的，那么好的芯片工程师的培养是要靠等身的白银堆出来的，成本只会更多不会更少。