从Xtacking到τ-Scaling，中国对全球半导体业界的两次大贡献

1. 中国对全球半导体行业来说是大市场，后来成为追赶者，差距逐渐缩小，引发警惕被限制。从芯片产能来说，中国也是重要贡献者，但是在原创技术层面上，没有什么贡献，几乎所有技术源头都在中国大陆以外。

2. 第一次重要的改变，是2018年，长江存储推出Xtacking架构。这是全球NAND闪存产业的首次，存储阵列与外围控制电路彻底分离，再晶圆对晶圆键合。传统NAND芯片中，存储单元（存数据）和CMOS外围电路（控制存储器访问逻辑）在同一片晶圆上制造，工艺特征不一样，互相妥协。存储阵列需要高压大电流，控制电路追求高速低功耗，无法同时优化。更致命的是，随着层数堆叠，外围电路占用的面积越来越大，成为存储密度提升的瓶颈。

3. Xtacking的创新很有象力，一片晶圆上只做存储阵列，另一片晶圆上用更先进的逻辑工艺做CMOS控制电路。关键的一招是tacking，通过数十亿根垂直互联通道将两片晶圆面对面键合。存储和逻辑各自用最优工艺制造良率提升，外围电路分离，存储密度大幅提升，I/O速度也同步跃升。长江存储由此在128层、232层NAND上快速追平国际巨头，市场上国产NAND存储把价格打下去，证明了三维键合可以替代平面缩微，成为存储器演进的新路线。

4. Xtacking对全球半导体行业都有贡献。2025年三星电子与长江存储签署混合键合专利授权协议，为了推进第10代V-NAND（420-430层）的量产，向长江存储支付专利费。这是全球存储巨头首次向中国半导体企业支付专利许可费。SK海力士等厂商在推进400层以上NAND时，未来可能同样需要签订授权协议。

5. 华为2026年提出的τ-Scaling，是在逻辑芯片领域。原理与Xtacking有相通之处，当平面缩微走不通时，转向三维集成，基础是2.5D、3D先进封装技术突破。Xtacking原理上相对简单，两块芯片功能分得很清楚，分离是自然的想法。τ-Scaling的意义更深远，对芯片业的底层重构更为彻底。

6. τ-Scaling的核心贡献是逻辑折叠（Logic Folding），在固定制程节点上，不改变晶体管物理尺寸，通过三维拓扑重组，把原本在芯片平面上不得不跑长距离的信号路径，折叠成Z轴方向的垂直短距离连接。它是从EDA芯片设计软件层面上，就彻底重构，将芯片的电路图分散在上下两层（未来可能多层），即使同一模块的晶体管，也可能分散在两层。全球业界发展了混合键合（hybrid bonding）等3D先进封装技术，应用也很多，但主要是为了快速海量传输数据（如GPU与HBM存储之间），而不是将底层电路逻辑都打散在上下两层。

7. 很有可能，华为主导开发的原创EDA设计软件，已经进行了彻底的三维底层重构，这领先了全球业界。从物理硬件技术来说，无论是芯片制程还是3D先进封装，全球业界都领先中国，依靠光刻机等芯片制造设备的优势。但是在芯片设计思维层面上，可以断定，中国已经领先了！就如Xtacking对全球业界NAND设计制造思路的领先。

8. 外国有EDA软件技术但没有坚决转向三维电路设计。原因有经济路径依赖，EUV光刻机主导的平面缩微仍是主流商业模式，EDA厂商没有动力重构整个工具链去服务一个非主流需求。但也有技术问题，三维逻辑折叠的算法复杂度爆炸，需要同时考虑电学、热学、力学，算法难度远超二维。如果容易，Synopsys、Cadence等公司顺手就做了，难度很高又没很大需求，就放着。而且有经济因素，基于二维的EDA软件工具链有30年积累，IP库、工艺设计套件PDK、设计流程躺着赚钱，转向三维就全部推翻革自己的命。

9. 而华为没有退路，坚决转向三维EDA软件重构，已经在麒麟2026上验证了成果，而且连成本都下降了，相对EUV平面路线有优势。可以预期，全球业界很可能会模仿华为，转向三维电路重构，开始重写EDA软件，节省高性能芯片开发成本。如果业界跟上了潮流，这就是中国对全球半导体业界更大的一次贡献。