这就是韬定律缩微的“时间换空间”的基本原理，大致如此吧

【本文来自《何庭波万字论文，详述华为“韬定律”》评论区，标题为小编添加】

• 观静生华

• 说说个人理解的几个主要观点，

  1，折叠：把原来一层平面的门电路，叠加上一层或两层。

  当然，这里面的间隔、材料、距离要用一堆公式计算才能达到最优，看不懂。

  2，逻辑：并不是整个芯片全叠加几层，而是在逻辑紧密的电路单元区，才进行折叠设计。

  这就要对各个电路单元有底层认知，然后才能有效地设计出折叠结构。达到提效。

  3，韬：这个可以理解为节拍。设计尽量把一次计算动作放在同一个节拍内完成。

  或者以节拍为指标，所有计算、存储、传输动作，都尽量减少节拍。

  4，随着技术成熟，折叠的部分越来越多，光刻机越来越精密，主频越来越高，三个方面都能大幅提升芯片的性能。

  ，

  其他的重点问题，就是叠加了电路层，散热要求巨大。这个论文没提，实际上华为海思已经有效解决了。

  ，

  海思在这个技术路线上已经走了6年，这个国外芯片很难追了。😁

关于第一点，我按照我的理解再形象化的解释一下吧。

摩尔定律模式下，是以物理空间为前提的。

简单的说，就是房间最远端从左到右电子要跨的直线距离最长，效率其实还是很低。所以原来在相同晶体管数量下靠缩小房间面积而提升芯片性能，大致就是为了缩小晶体管电流的路径距离。

后来房间不能再缩小了，就只能在相同面积下的房间里塞进尽可能多的晶体管。

但这就有个一层楼的物理空间天花板。晶体管的原理就是一端“源极”和另一端“漏极”中间有个“栅极”，给栅极加电，两侧的两极就接通了为“1”,否则就是“0”，所谓“011000”这类二进制。

下图还是今年诺奖时我保留的“隧穿效应”图片，中间那堵墙就是类似“栅极”，栅极加压就通电了，表现为1，栅极不加电就关闭了通道，电流不能流动，表现为0；

但晶体管排的太密集了，栅极这个开关管不住电流，容易发生隧穿效应，也就是漏电，长期为“1”的状态了。

几亿个晶体管排列在一起，从一端到另一端，无疑就是“长征”，晶体管再做小了，撇开成本不说，“栅极”失效，就会发生不被管控的“隧穿效应”漏电。

而韬定律则是我们不追求在一层楼上提升性能，我在一楼再加盖一层楼与一楼重叠，这样一二楼晶体管就不是从房间的一边到另一边“长征”了，而是垂直对应一楼的晶体管，性能提高变的轻而易举。

这就是韬定律缩微的“时间换空间”的基本原理，大致如此吧……😁