芯片，最新展望

编者按：今日，斯坦福大学发布斯坦福大学《 2026年新兴技术展望》。在228页的报告中，他们详细介绍了10项前沿技术，半导体就是其中的重要一环。本文中，我们摘译了相关部分，以飨读者。

半导体，通常以微芯片的形式存在，是日常生活中各种物理设备的关键组件，从智能手机和烤面包机到汽车和割草机，无所不包。芯片控制着现代建筑中的供暖和制冷系统、电梯和火灾报警器。交通信号灯也由芯片控制。在农场，拖拉机和灌溉系统也由芯片控制。现代军队的武器、导航设备和战斗机的座舱生命维持系统都离不开芯片。这样的例子不胜枚举——在现代生活的方方面面，芯片都至关重要。

大多数芯片都参与信息处理。不同类型的芯片各司其职，执行不同的任务。有些是处理器芯片，负责接收数据、对数据进行计算并输出计算结果。存储芯片用于存储信息，并与处理器配合使用。还有一些芯片充当数字计算与物理世界之间的接口。在所有这些情况下，都需要一定的能量来表示芯片内部的每一位信息。芯片的神奇之处在于，在芯片内部表示信息所需的能量比在芯片外部（例如，连接芯片的导线）表示信息所需的能量要少几个数量级。这意味着，在多芯片系统中，芯片间数据传输所需的能量和芯片空间远大于芯片内部数据；这也是推动在单个芯片上集成更多功能的主要动力之一。

随着芯片制造技术的进步，表示给定信息位所需的能量和芯片空间越来越少；因此，处理这些信息位变得更加节能。正是这种现象使得半导体行业能够随着时间的推移在芯片上集成更多的处理能力——它使设计人员能够制造出执行更复杂处理的芯片（参见图 9.1）。然而，设计成本也随着芯片复杂性的增加而增加。

然而，近年来，芯片上存储信息的硬件的能耗下降速度放缓，单位面积的制造成本却有所上升。这意味着，芯片尺寸缩小带来的成本和能耗优势几乎已经消失。因此，研究人员一直在探索其他方法来改进计算机技术，并解决设计成本高昂的问题。

由于执行不同芯片功能的最佳技术本身就不同，因此系统仍然需要使用不同的芯片来实现这些功能。寻找新的方法来管理芯片内部和芯片之间信息传输的低效性，以及解决高昂的设计成本问题，是半导体研究的核心重点。进一步的改进将体现在设计、材料和集成方法的创新上。

就本报告而言，芯片的两个方面至关重要。它们必须经过设计和制造（即生产），而且每种功能都需要不同的技能。芯片设计主要是一项智力任务，需要能够创建和测试包含数十亿个组件的系统的工具和团队。制造主要是一项体力劳动，需要大型工厂或晶圆厂，这些工厂能够以数百万甚至数十亿的速度生产芯片——而且从零开始建造可能需要数十亿美元，耗时数年（参见图 9.2）。

芯片制造涉及众多复杂工艺流程。每一项工艺流程都需要大量的专业知识才能掌握和操作，而所有工艺流程的整合则需要更深入的专业知识。因此，现代芯片制造工厂的运营需要大量受过工程培训的人员。

制造过程也需要大量的工艺工程，以不断改进工艺技术并达到严格的制造标准。例如，芯片制造所用的“洁净室”所需的空气比医院手术室的空气无颗粒物含量高出一千倍。

由于芯片设计和芯片制造的性质截然不同，只有少数公司（例如英特尔）同时从事这两项业务。然而，英特尔目前面临困境，一些技术分析师和英特尔前高管认为，英特尔应该将其设计和制造部门拆分。许多公司专注于设计，包括高通、博通、苹果和英伟达。这类公司被称为“无晶圆厂”（fabless），因为它们负责设计工作，并将制造外包给其他公司——这种策略基于这样的理论：前者比后者利润率更高。

如今，外包业务的“others”通常指的是一家公司：台积电（TSMC），迄今为止全球最大的芯片代工企业。2024年，台积电控制着全球超过60%的半导体代工市场份额和90%的先进芯片市场份额。韩国三星位居第二，约占全球芯片市场份额的13%。同样位于台湾的联华电子（UMC）排名第三，市场份额约为6%。

相比之下，美国的芯片制造能力已大幅下滑。1990年，美国芯片制造厂占全球产量的37%，但到2021年，这一比例已降至仅12%。行业集中度高、美国产能低下等因素，推动美国于2022年通过《创造有利于半导体生产的激励措施法案》（CHIPS法案），但全球芯片供应链在可预见的未来仍将保持脆弱。

半导体制造的实力影响远不止信息技术。它也是地球上最精密的制造方法，如今正推动着从神经科学和合成生物学到能源和照明等诸多领域的创新。虽然其中许多应用并不需要最先进的加工技术，但它们确实需要半导体制造和制造方面的专业知识。

关键进展

· 摩尔定律：过去与未来

半个多世纪以来，信息技术的发展一直受到芯片制造工艺改进的推动。1965年，英特尔联合创始人戈登·摩尔观察到，晶体管的制造成本随时间呈指数级下降——这一观察结果后来被称为摩尔定律。它并非物理定律，而是对芯片制造工艺改进所能带来的经济价值最优速率的描述。

虽然摩尔定律通常被表述为芯片上的晶体管数量每隔几年翻一番，但从历史上看，推动这种规模扩张的真正原因是芯片的制造成本在很大程度上与芯片上的元件数量无关。这意味着，每隔几年，尺寸和成本大致相同的芯片上的晶体管数量就会翻一番。

摩尔定律（即芯片上晶体管数量的指数级增长）意味着，每年人们都能以更低的成本制造出与去年相同的设备，或者以相同的成本制造出更强大的系统。这种增长如此稳定，以至于人们普遍认为计算成本会随着时间的推移而不断下降。这种预期如此普遍，以至于在几乎所有工作领域，人们都在开发更复杂的算法以取得更好的结果，同时又指望摩尔定律能够帮助他们避免因算法复杂性增加而带来的后果。

但未来不会与过去相同。随着芯片复杂性的增加，与摩尔定律相关的传统优势正在减弱，导致芯片制造成本上升。如图 9.3 所示，从 2004 年到 2012 年，每个晶体管的实际芯片成本（橙色实线）与摩尔定律预测的成本（红色实线）基本吻合。然而，每个晶体管的实际成本在 2012 年左右开始趋于平稳，此后便未能跟上摩尔定律的预测。

从历史上看，技术的进步来自于晶体管和连接它们的导线尺寸的缩小，而技术的名称则来源于设计中的最小特征（例如，130 纳米 [nm] 芯片是指最小特征的宽度为 130 nm 的芯片）。

然而，十多年前，提高电路密度（以每平方厘米的电路数量衡量）变得越来越困难。人们不得不寻找其他方法，例如利用晶体管的垂直尺寸来减小其面积。

利用垂直尺寸以及其他更复杂的加工技术（例如使用新材料）使得电路密度得以持续提高。但尽管这个距离不再代表任何物理意义，技术营销人员仍然继续使用不断缩小的距离来描述新一代更密集的电路。换句话说，这个名称变成了一种营销手段（或者更委婉地说，是一种代际技术标签），尽管它听起来仍然像是指距离。

当标签具有实际的物理意义，例如指示某个特征的尺寸时，该数字（例如 130 纳米）可用于推断芯片性能，例如每次计算的实际成本或计算所需的能量。但一旦它成为营销术语，标签与芯片性能之间的联系就断开了。

在此背景下，过去一年半导体行业取得了显著的进步，同时也面临着诸多挑战。例如，人工智能 (AI) 和机器学习 (ML) 应用对计算能力的需求不断增长，导致先进图形处理器 (GPU) 的开发和需求激增。这给生产和能源资源都带来了压力。

传统处理器并非现代 AI 算法所需的高强度计算任务的最佳解决方案。因此，人们在开发 GPU 和其他专为 AI 工作负载设计的专用处理器方面投入了大量资金。这种转变正在重塑半导体行业，凸显了对高性能、高能效计算解决方案的需求。

通过尺寸缩放和先进封装技术，密度显著提高，使得先进的GPU系统能够在狭小的空间内集成海量计算资源，从而提升性能。（先进封装技术是指将多个半导体芯片或晶粒的电路集成到单个紧凑的电子封装中，例如2.5D集成。）英伟达的GB200 NVL72系统就是一个例子。然而，业界未能像过去那样迅速降低功耗和制造成本，因此这些机器价格极其昂贵且功耗极高。它们的功耗是几年前系统的十倍。此外，还需要创新技术来为系统供电和散热。对高性能的激增需求凸显了寻找创新解决方案的重要性，以便以最节能、最简便（分别降低功耗和成本）的方式满足计算需求。

应对这一挑战需要专用硬件，这种硬件必须能够极其高效地计算当今人工智能应用所需的结果。这是目前已知唯一能够提升单位成本和单位功耗计算性能的方法。如今，所有用于人工智能应用的计算设备，包括GPU，都包含这种专用硬件。英伟达报告称，其优化措施将执行计算所需的能量降低了一千倍。但即便经过这些优化，目前的计算系统仍然会散发大量热量（每个机架超过100千瓦[kW]）。相比之下，美国普通家庭全年平均用电量约为1千瓦时——而且预计未来系统的用电量还会持续增长。

· 芯片组和2.5D集成

将大量的计算和内存集成到单片硅片上是实现最高能效的理想选择。然而，这带来了两个问题。首先，当今一些要求极高的应用所需的计算资源超过了单片硅片所能承载的量。其次，处理器和内存的制造工艺截然不同，因此这两个组件无法放置在同一片硅片上。

解决这些挑战的一种方案是使用芯片组和2.5D集成。这种方法并非将所有组件都强行集成到单片硅片上，而是将多个硅片通过中介层连接起来，从而创建一个更大的超级芯片。

这种超级芯片利用芯片组和2.5维集成技术将处理器和内存集成在一起，并利用不同的制造工艺来优化每个组件。芯片组——硅片的功能模块——可以以各种方式组合，使供应商能够根据客户需求定制系统。 2.5D 集成技术的核心是中介层，这是一种特殊的基板，它连接芯片组，并实现比传统电路板布线更快、更节能的通信。通过允许高密度存储器、高性能计算单元和通信芯片并排排列，这种方法提高了带宽、性能和能效，同时减少了在单个芯片上进行完全集成的需求。

这些超级芯片可以同时包含存储器和处理器。与传统的单片芯片设计相比，2.5D 集成技术带来了显著的变革，由于晶体管所在的芯片和基板都需要制造，因此每个晶体管的成本有所增加。尽管如此，2.5D 集成技术使半导体公司能够创建一系列可以以各种方式组合的构建模块芯片组，从而实现前面提到的具有不同性能特征的各种产品。这种策略使公司能够更好地根据特定应用领域定制产品，并更有效地实现硅投资的盈利，最终提高产品多样性和市场响应能力。

鉴于规模经济的变化，芯片组的使用降低了整体成本，并实现了更定制化的解决方案。半导体公司AMD的做法便是这一策略的典范。AMD将数据传输组件保留在较旧的工艺节点上，同时采用最新的工艺来提升核心计算资源。此外，这种模块化策略还有助于集成新兴技术，例如光子学（本章稍后将详细讨论），从而显著提高芯片内部和芯片之间的通信速度和带宽。

· 高功率密度

将计算单元和内存单元靠得更近可以提升系统性能。但所有此类系统都会产生热量——在单个芯片上集成更多单元会增加系统运行期间需要散发的热量。

例如，在英伟达的 NVL72 系统中，它将 72 个 B200 2.5D 超级 GPU 集成到一个机架中，并使用其高性能 NVLinks 技术将所有 GPU 连接起来，从而形成一个具有强大计算能力和带宽的超级计算机集群。这些配置中的每个 GPU 的性能大约是消费级 GPU 的十倍，每个 GPU 的功耗约为 1 千瓦。两个这样的 GPU 安装在一块功耗为 2.7 千瓦的电路板上，而这些电路板又安装在一个总功耗为 120 千瓦的机架中。四到八个这样的机架可以通过长距离链路连接在一起，

从而创建一个散热量为 0.5 到 1 兆瓦的超级集群。 （相比之下，一栋2500平方英尺的房屋可能需要一台产生约30千瓦热量的暖气炉。）

因此，热管理显得尤为关键。过去，计算机设备的冷却方式是通过向机器内吹入冷空气。但仅仅依靠冷空气不足以带走如此大量的热量，

高性能、计算密集型的机器必须使用流经冷却板的液体来散热。液体吸收的热量必须通过其他途径散发出去，通常是通过安装在建筑物屋顶的大型空调机组散发到空气中。有效的热管理解决方案，例如先进的冷却技术和高导热性材料，对于维持高性能计算系统的性能和可靠性至关重要。

· 高带宽需求

正如前例所示，虽然 2.5D 集成有助于提供局部带宽，但现代系统规模庞大，需要大量此类高度集成的超级芯片。因此，在这些系统之间进行信息通信至关重要。人工智能训练模型必须处理海量数据，而高速互连（例如英伟达 B200 系统中使用的互连）在促进计算单元和内存之间快速传输数据方面发挥着关键作用。

传统上，机架中芯片之间的通信是通过嵌入芯片连接板中的电线实现的。随着通信速率的不断提高，传统电气互连的物理限制已成为提高带宽的主要障碍之一。

为了克服从一个板上的芯片到另一个板上的芯片之间通信的带宽限制，研究人员正在开发“飞线”连接器。这些连接器直接位于超级芯片的顶部，使高性能电缆能够直接连接到芯片，而电缆的另一端则直接连接到另一块电路板上的连接器。该电缆的设计旨在实现最佳的信号传输性能。研究人员正在试验电缆和光缆，以期将接口速度提升到目前每根线缆每秒 1000 亿比特以上的水平。

· 存储技术发展

存储技术持续演进，堆叠技术和新材料方面不断涌现创新成果。例如，堆叠多层闪存（即断电后仍能保持数据完整性的存储器）等技术突破了现有技术的局限，实现了更高的存储密度和更优异的性能。这些进步对于满足现代应用（从人工智能到大数据分析）日益增长的数据需求至关重要。

动态随机存取存储器 (DRAM) 和闪存技术近年来均取得了显著进展，但随之而来的制造成本增加意味着每比特成本的提升幅度有限。3D)结构（例如垂直 DRAM 晶体管）的开发克服了传统平面晶体管的物理限制，从而实现了存储密度的持续提升。三维封装技术使得生产具有更高容量和更高性能的存储器件成为可能，这些器件被称为高带宽存储器 (HBM)。

动态随机存取存储器 (DRAM) 和闪存技术近年来都取得了显著进步，但随之而来的制造成本增加意味着每比特成本的改善幅度有限。DRAM 和闪存早在几十年前就已转向三维结构，并且为了扩展存储单元尺寸，不得不采用越来越复杂的结构。芯片堆叠技术也已被广泛应用多年，以增加单个封装中存储的比特数。近期发生变化的是高密度内存 (HBM) 市场的增长。这类存储器需要一种更复杂的芯片堆叠技术，称为硅通孔 (TSV)，该技术需要许多导线垂直穿过芯片。

随着存储技术的规模不断扩大，保持性能和可靠性变得越来越具有挑战性。对于DRAM而言，漏电流和量子效应等问题限制了电容器和晶体管的可扩展性。为了应对这些挑战，研究人员开发了先进的制造技术，用于创建复杂的3D结构，从而在保持所需电气特性的同时提高存储密度。

人工智能计算的蓬勃发展也影响了DRAM行业。如今专用机器学习系统强大的计算能力意味着需要每秒处理海量数据，即数据带宽，才能满足其运行需求。这种对高带宽内存的需求催生了前文提到的HBM市场。因此，最初唯一的HBM制造商——韩国海力士公司（Hynix）已发展成为最大的DRAM制造商，超越了多年来一直引领市场的三星。中国也对DRAM和闪存生产进行了大量投资。

同样，最常见的闪存类型——NAND闪存——在2010年代中期过渡到3D单元设计，并在过去十年中通过增加3D晶体管堆叠的层数来提高密度。然而，这种方法需要复杂的制造工艺来确保最终存储器件的可靠性和性能。

磁阻随机存取存储器（MRAM）和相变存储器（PCM）等新兴存储技术也正逐渐成为现有嵌入式非易失性存储技术的替代方案。这些技术在速度、耐久性和能效方面具有优势，使其成为传统嵌入式非易失性存储解决方案的理想替代方案。（非易失性存储器即使在断电后也能保留其内容。）

内存技术的进一步创新对于推动数据密集型应用的持续增长至关重要。从人工智能训练模型到云计算和大数据分析，现代应用都需要大量的内存来高效地存储和处理数据。

展望未来

在人工智能（尤其是机器学习）和高性能计算日益增长的需求推动下，半导体行业有望在未来几年取得重大进展。诸如2.5D集成、芯片组和光子互连等新技术的引入，预计将在满足这些需求方面发挥关键作用。这些创新将有助于提升性能、增加带宽并提高能效，从而克服传统半导体设计的局限性。新兴的存储技术和先进的制造工艺对于行业发展也至关重要。存储器堆叠和与处理器集成方面的创新将提高数据传输速度并降低延迟，从而满足现代应用日益增长的数据需求。先进材料和晶体管架构的开发将进一步拓展半导体的性能极限，实现持续的小型化和性能提升。

· 三维异构集成

如上所述，先进的芯片设计有时会采用三维结构。目前，这些设计仅限于一些特定应用领域，例如高密度内存（HBM）和高性能计算。这些三维结构源于一种称为三维异构集成的制造技术。这与2.5维集成不同，后者是将不同的芯片单元放置在同一基板上。真正的三维异构集成是一种半导体制造技术，它涉及将不同的电子元件（例如处理器和存储器）垂直堆叠，并在它们之间进行垂直互连。异构性意味着这些堆叠的组件可以使用不同的材料和工艺制造，并针对其特定功能进行优化。

例如，采用一种制造工艺制造的处理器可以与采用另一种制造工艺制造的存储器堆叠在一起，每个组件都使用最适合其用途的技术。这种方法有望通过缩短组件间的数据传输距离来提升性能和效率，使器件速度更快、体积更小——尽管代价是制造工艺更加复杂，且芯片散热难度更大。

要使三维异构集成得到更广泛的应用，需要克服诸多挑战。这些挑战包括热管理、机械应力和可靠性、制造复杂性和成本、互连可靠性以及设计复杂性。许多此类问题也存在于传统的二维和2.5维集成中，但垂直堆叠会产生一些在传统二维芯片中不存在或严重程度低得多的新型故障模式。

· 光子链路和组件

高性能电信号传输链路的传输距离随着数据带宽的增加而不断缩短。光子（光）链路现在被用于更远距离的通信。光子学是电子学的光学模拟——电子学使用电子进行信号传输和信息承载，而光子学则使用光子（光）来实现相同的目的。诸如硅光子学等创新技术的出现，使得光子链路在更短的距离上也极具吸引力，包括一些芯片间的通信。

硅光子链路有望降低数据中心和尚未采用光子技术的长距离数据传输的能耗，并提高带宽。此外，它们可以在单根光纤上同时处理不同的波长。这增强了数据传输容量，使光子技术成为高性能计算和数据中心应用的理想解决方案。通过用光互连取代电互连，数据中心可以减少数据传输所需的能量，从而降低运营成本并减少环境足迹。光子学的这些优势一直是该领域研究的驱动力，但近年来对高耗能人工智能应用的需求激增，进一步推动了此类研究。

由于材料不相容，将光子器件与硅基技术集成极具挑战性；例如，高效的发光材料（如 III-V 族半导体）与硅的集成效果不佳。（III-V 族半导体由硼、铝、镓或铟与氮、磷、砷或锑结合而成。）硅虽然适用于光探测器，但其发光效率低下，这使得在芯片或电路板层面实现这些技术的可扩展集成变得复杂。克服这些挑战对于充分发挥光子链路在大规模、低能耗应用中的潜力至关重要。

· 应用特定优化

随着摩尔定律接近极限，未来计算技术的进步将更多地依赖于针对特定应用的算法、硬件和技术的优化，而非通用技术的扩展。这需要从材料到设计方法的整个技术栈进行创新。然而，业界面临着一个悖论：对颠覆性创新的需求与芯片开发的高昂成本和漫长周期相冲突，芯片开发成本可能超过1亿美元，耗时两年以上。

为了解决这个问题，业界必须让系统设计探索更加便捷、经济和高效。研究人员正在努力确保对芯片的特定设计变更无需重新设计整个芯片。解决方案包括使软件设计人员能够在无需深入了解硬件的情况下测试定制加速器，以及开发供应用程序开发人员对基础平台进行小型硬件扩展的工具。这种方法在首届斯坦福新兴技术评论（SETR 2023）中有更详细的描述，它依赖于主要科技公司的参与，这些公司需要参与类似应用商店的硬件定制模式，以平衡开放式创新和盈利动机。