GaN的未来，是什么？

过去两年中，氮化镓虽然发展迅速，但似乎已经遇到了瓶颈。与此同时，不少垂直氮化镓的初创企业倒闭或者卖盘，这引发大家对垂直氮化镓未来的担忧。为此，在本文中，我们先对氮化镓未来的发展进行分析，并讨论了垂直氮化镓器件开发的最新进展以及相关的可靠性挑战。

氮化镓的未来：高电压、高电流和双向性

氮化镓功率器件正在渗透并提高包括快速充电器和电源在内的多种消费类应用的效率。大众市场对此反应热烈，氮化镓的应用在手机和笔记本电脑等便携设备（功率范围在 65 到 250W 之间）的快速充电器以及高达 3.2 kW 的电源中蓬勃发展。

随着氮化镓开始在低功率应用中部署并证明其在现场的可靠性，我们现在看到了氮化镓渗透到高功率应用的机会，这将对经济、生态和社会产生更实质性的影响。强大的机遇存在于能量收集、汽车、数据中心和人工智能领域。为了实现这一目标，必须对重要元素进行完善。为了提供高功率，氮化镓必须处理高电压和高电流，不仅要高效，还要安全、可靠且低成本。氮化镓拥有所有成功的特性。

在本文中，我们将介绍突破性的赋能技术：1200V 额定值、大外延氮化镓器件（电流额定值高达 170A，单芯片功率高达 14kW 的记录）、高达 5μs 的短路能力（用于故障安全操作）以及用于新型、更紧凑电路拓扑的单片双向开关，从而实现更轻、更小、更高效、更可靠的转换系统。

1.高压氮化镓 (1200V)

氮化镓 HEMT 具有独特的优势，可以服务于商业上重要的宽电压范围，从 100V 到 1200V，并且相对于硅 IGBT、硅 CoolMOS 和碳化硅晶体管具有竞争优势。直到几年前，1200V 似乎在商业上使用氮化镓是不可行的。但在 2020 年初，低成本、高性能的 1200V 氮化镓解决方案出现在人们视线中。Transphorm 展示了1200V氮化镓，它使用在蓝宝石（一种具有出色电绝缘性的材料）上沉积的材料构建的横向 HEMT，以消除漏极和衬底之间的击穿，并阻断 1200V 及更高的电压。横向 1200V 氮化镓 HEMT 保留了横向 HEMT 的所有优点：高迁移率（降低存储电荷）、大面积（提高热导率）和低制造成本。用蓝宝石代替硅可以保持低产品成本和高热性能。在前道制造过程中，蓝宝石上 III-N 缓冲层的厚度可以减少 60% 以上，从而降低外延成本，同时保持良好的晶体质量和高电绝缘性，这不仅在 150 毫米基板上，而且在 200 毫米基板上也是如此。在后道工艺中，蓝宝石可以减薄到 150-200 微米，以匹配硅的热导率。蓝宝石已经是氮化镓 LED 的首选衬底，拥有大量的专业知识和工业大批量生态系统。

在这项工作中，我们展示了采用蓝宝石衬底上高电子迁移率晶体管（HEMT）制造的 1200 V GaN 开关的结果（图 1）。使用封装在 TO-247 封装内的 70 mΩ 蓝宝石衬底 GaN 2 芯片常关型 GaN FET，我们获得了 900:450V 降压转换器在 50 kHz 下大于 99% 的效率。该器件表现出出色的开关品质因数，Ron∙Qg = 0.9 Ω∙nC，Ron∙Qrr = 11 Ω∙nC。这些结果表明，经过优化的蓝宝石衬底 GaN 技术可以成为 1200V 功率器件市场的极具竞争力的平台。目前正在进行重复性和认证任务，以期尽快推出中高功率产品。

图 1. 基于低成本、大直径、绝缘蓝宝石衬底的 1200V 氮化镓 HEMT 级联结构

2.高电流氮化镓（170A）

如今，氮化镓解决方案应用于功率介于 65W 和 3.2kW 之间的低功率和中功率应用，处理的电流仅为几安培到几十安培，芯片面积为几百平方微米。然而，没有任何物理障碍阻止氮化镓解决方案处理数百安培的电流，并应用于 10kW 甚至 100kW 以上的高功率应用。在这项工作中，我们展示了高电流氮化镓原型的新数据，其导通电阻为 10mOhm，额定直流电流超过 170A。该芯片面积为数十平方毫米，并封装在传统的 TO-247-3L 封装中。

硬开关波形和升压转换效率如图 2 所示。该器件的开关速度达到 50V/ns 和 4A/ns，从而实现高功率和高频开关。在 50kHz、硬开关模式下工作的 240V:400V 升压转换器中，效率峰值在 4kW 时达到 99.3%，并平稳地降至 14kW 的功率。可以看出，在 14kW 时，结温仅为 120℃，表明还有更大的裕量可以实现更高的功率。如此出色性能的原因是快速的开关速度，它最大限度地减少了开关损耗；D 模式氮化镓与低压硅 MOSFET 级联配置的低动态 Ron（小于 10%）；以及电阻的低温度系数（150℃ 和 25℃ 之间小于 1.8 倍，与 SiC Trench MOSFET 技术相似），这些共同促成了运行中的低传导损耗。虽然本文展示的是 TO-247-3L 封装，但本文提出的 10mOhm 芯片不仅可以组装在带有 Kelvin 源和更低漏感值的表面贴装封装中，还可以作为裸芯片组装到工业或汽车模块中。最近的研究表明，氮化镓级联器件的并联已成功实现高达 500A 的电流。

图2：单个 10 mOhm 氮化镓芯片的开关波形和效率曲线，展示了创纪录的 99.3% 高效率和 14 kW 输出功率，且仍有提升空间，因为结温仅为 120℃，远低于额定值 175℃。

3.短路能力（5μS）

在电机驱动应用中，氮化镓（GaN）器件不仅要通过严格的 JEDEC 或 AEC-Q0101 认证，还必须能够承受由过载、直通、固件错误、电流浪涌和/或外部故障条件引起的短路事件。2021 年，Transphorm 展示了一项获得专利的 GaN 技术，在 50 毫欧器件上实现了高达 3 微秒的短路耐受时间（SCWT）。今年，我们带来了重大改进，展示了一款 15 毫欧器件，其短路耐受时间延长至 5 微秒，能够进行高功率操作（12 千瓦）。该器件采用 TO-247 封装，额定电压为 650 伏，额定直流电流为 145 安。其峰值效率达到 99.2%，最大输出功率为 12 千瓦。在 400 伏的漏极偏置下，其短路耐受时间为 5 微秒（图 3），并且通过了 1000 小时 175 摄氏度高温反向偏置应力测试。这些数据表明了 GaN 的适应性，打破了其不具备短路能力的“神话”。作为参考，现代栅极驱动器的保护响应时间约为 1 微秒，确保有足够的时间检测故障并安全关闭系统，而不会导致器件损坏

图 3. 获得专利的氮化镓技术，可实现高达 5 微秒的短路耐受时间，从而在电机驱动逆变器中实现故障安全运行。

4.单片双向开关

由于其横向结构，氮化镓器件非常适合单片集成。可以将两个反串联的晶体管单片集成在一起，形成所谓的“双向开关”（图 4）。双向开关具有两个由两个相对的栅极控制的相对的源极，并且可以沿两个方向承载电流，并在两个极性上阻断电压。这种器件架构在氮化镓中以其简单性而独有，对于需要功率器件承受正负交流波瓣的交流前端来说，具有重要意义。

图 4. 单片氮化镓双向开关，具有共漏极和共享漂移区，以实现更小的占位面积、更高的品质因数和更少的零件数量。

氮化镓双向开关支持诸如隔离矩阵双有源桥（图 5 左）、非隔离 T 型中性点钳位 (T-NPC，图 5 右) 等拓扑结构，以及更多拓扑结构。这些拓扑结构允许在单级中进行 AC/DC 或 DC/AC 转换——无需体积庞大且昂贵的 DC-link 电容器——从而实现更轻、更小、更高效、更可靠的电源系统。应用非常广泛，包括电源和电池充电器、太阳能逆变器和电机驱动器。

图 5. 使用氮化镓双向开关 (BDS) 的拓扑结构，包括隔离式矩阵双有源桥和非隔离式 T 型中性点钳位。这些拓扑结构允许单级 AC/DC 转换，具有双向功能和更少的零件数量。由于缺少 DC-link 电容器，因此转换系统更轻、更小，并且由于转换级数更少，效率更高、可靠性更高。

在这项工作中，我们展示了一种氮化镓双向技术，其中单片集成的 D 模式双向氮化镓 HEMT 与两个低压硅 MOSFET 以级联配置连接，以实现常关操作。HEMT 的单片集成允许共享高压漂移区，与两个分立的氮化镓开关相比，芯片尺寸减小了 40%。低压硅 MOSFET 允许高阈值电压 (4V)、高栅极裕量 (+20V)、高可靠性以及高抗噪声和寄生导通能力。双向级联器件采用堆叠芯片技术集成，以最大限度地减少占位面积以及互连电阻和电感（图 6）。该解决方案封装在带隔离焊片的单个 TO-247 封装中。如图 4 所示，D 模式氮化镓的漂移区在晶体管的两侧之间共享，从而显着提高了 Ron x Qg 和 Ron x Qoss 的品质因数。导通电阻为 70 mΩ，该器件具有出色的双向电流传导和电压阻断能力，具有对称的电流-电压和电容-电压特性。Ron∙Qg 比连接在反串联中的最先进的分立式碳化硅 MOSFET 低 80%，从而降低了开关损耗，降低了成本，减少了零件数量，并减小了占位面积。

图 6. 氮化镓双向开关 (BDS) 的实现，使用 D 模式单片氮化镓与低压硅 FET 的级联配置，以提供高阈值电压、高栅极裕量、更高的可靠性以及抗噪声和寄生导通能力。

双向氮化镓器件已在用于单级 AC/DC 前端的矩阵有源桥中进行了测试，实现了两个 AC 极性下的电压阻断和成功的系统演示（图 7）。

图 7. 采用矩阵有源桥的单级 AC/DC 前端中氮化镓双向开关 (BDS) 的开关波形。正弦 3 相 AC 输入，DC 输出。

虽然氮化镓已经在许多低功率和中功率应用中投入生产和现场部署，但令人兴奋的未来在于高功率机会，它将对经济、生态和社会产生更强大的影响。本文介绍的高压和高电流氮化镓、短路能力和单片双向集成将在数据中心、人工智能、交通运输等领域发挥重要作用。

接下来，我们对有望挑战SiC地位的垂直氮化镓氮化镓进行分析。

垂直氮化镓，尚能饭否？

如大家所见在功率转换领域，宽带隙半导体正在迅速取代硅器件。大能隙（碳化硅为 3.23 eV，氮化镓为 3.4 eV）和相应的大击穿场使这些材料成为开发高效功率半导体器件的理想材料（材料对比见表 I）。

在功率半导体领域，目前采用了几种器件结构，如图 1 所示。超结晶体管有助于在给定芯片尺寸的情况下最大限度地减少传导损耗，因此是硅器件的可靠解决方案；碳化硅晶体管基于不同的概念（JFET、平面 MOSFET 或沟槽 MOSFET），目标电压可达 2 kV 或更高。市面上销售的氮化镓晶体管基于横向 HEMT（高电子迁移率晶体管）设计，由于使用了通过极化掺杂产生的二维电子气体 (2DEG)，可确保高迁移率和低寄生。

硅、碳化硅和氮化镓商用器件之间的比较（图 2）表明，氮化镓 HEMT 结构的栅极电荷、反向恢复电荷和𝑅𝑜𝑛 ∙ 𝑄𝐺乘积都要低得多，从而大大降低了功率转换器中的电阻损耗和开关损耗。最近，氮化镓领域的创新来自垂直器件结构的开发，以进一步提高功率密度和电流密度 。

接下来，我们探讨了具有垂直结构的功率 GaN 器件在运行和可靠性方面所面临的挑战。我们介绍了在我们实验项目中获得的最新原始数据：在本地和外来衬底上生长的特性；硅基氮化镓外延中雪崩能力的证明；阈值电压不稳定性的物理根源；导致器件击穿的过程以及可能的改进策略。

1.可靠性挑战

A.优化漂移区以提高性能/可靠性

垂直氮化镓器件的性能在很大程度上取决于漂移区的特性。降低无意杂质浓度有利于提高迁移率。对于高残余碳([𝐶]~10¹⁷𝑐𝑚⁻³ )，已提取出低至 20𝑐𝑚² /(𝑉𝑠)的迁移率，而对于更高质量的材料，则有报道称其迁移率值约为 960𝑐𝑚² /(𝑉𝑠)，可与碳化硅的迁移率相媲美。漂移区的残余电导率也会限制为防止过大漏电流而施加到堆栈上的最大电压。为了研究这个问题，我们在原生氮化镓衬底上生长了厚度为 10 µm 的漂移层（在 pn 结中，图 3），掺杂水平约为8 ∙ 10¹⁵𝑐𝑚⁻³；这种结构的击穿电压可达 1.2 kV 以上（图 4），即与碳化硅器件的电压范围兼容。

我们注意到，与垂直GaN-on-GaN（< 10⁴ 𝑐𝑚⁻²）相比，在低成本的国外衬底上生长会诱发更大的位错密度 10⁸ 𝑐𝑚⁻²。这可能会导致更高的漏电流（见图 4 中蓝宝石衬底上的数据）：在电压低于 1200 V 的外来衬底上运行是可行的。值得注意的是，我们最近在硅基氮化镓伪垂直 pn 二极管中演示了近千伏的雪崩能力（图 5），这是可靠运行的必要特性（存在于硅和碳化硅器件中）。

B、移除衬底和垂直膜概念

观察图 1 中的主要硅和碳化硅器件结构，可以了解到对于氮化镓垂直器件来说，垂直电流流也是一个必要条件，以尽量减少寄生效应和电流拥挤效应。如果使用的是本地衬底，可通过在晶片底部直接沉积金属来实现。对于外来衬底，可通过在晶体管区域下方局部移除衬底来实现。典型的工艺是蚀刻（用于硅衬底）或激光剥离（用于蓝宝石衬底）。图 6 显示了由此产生的结构以及器件图片和 ID-VD 曲线；为确保高导电性，使用了钛/铝背面触点，并用铜金属化加固。在 VD=1V 和 VG=20V 条件下提取时，0.52 平方毫米晶体管的最佳 RonA 测量值为 5.2 mOhmcm²。

C、电荷捕获现象和不稳定性

碳化硅器件在正栅极应力作用下可能会出现显著的阈值电压偏移（0.5V-1 V ）。典型的过程包括（图 7a的边界/界面态的电子捕获 图7b）冲击电离引起的空穴捕获。

为了研究氮化镓垂直 MOS 结构中阈值不稳定性的物理根源，我们对准垂直 MOS 电容器（图 8）和 MOSFET（图 9）进行了广泛分析，并考虑了两种不同的电介质（Al2O3 和 SiO2）。

对 MOS 电容器（Al2O3 电介质）进行的脉冲电容-电压（C-V）分析表明，存在正（PBTI）和负（NBTI）阈值不稳定性（图 10），C-V 曲线中存在特征性 “驼峰”。通过快速 CV 测量对界面陷阱密度进行了实验推断，结果表明以 EC-0.6 eV 为中心存在一个深电平峰（图 11）。得到的陷阱分布被输入到 TCAD 模拟中（图 12），结果与实验数据非常吻合。C-V 曲线中的驼峰是由于费米级在电荷分布峰值对应的能量处被钉住。

为了确定 Al2O3 沉积的最佳条件，我们进行了进一步的实验。结果（图 13）表明，与等离子体增强 ALD（PEALD）相比，热 ALD（ThALD）获得的 CV 滞后较低。然而，由于 ThALD 的稳健性可能有限，混合（ThALD/PEALD）堆栈被认为是最有希望用于 Al2O3 垂直 FET 的沉积工艺。

关于 MOSFET（使用二氧化硅电介质）中的电荷捕获，发现第一代器件在正栅极应力的作用下，阈值电压会出现明显的正移（图 14）。

考虑到沟道电子向氧化硅陷阱态的隧穿，可以提出一个数学模型来解释动力学。通过考虑隧穿概率（图 15 中的公式 (i)）和计算陷波电荷积分（图 15 中的公式 (ii)），我们能够准确地再现实验数据，并与图 15 插图中的模型保持一致。我们还进行了 TCAD 模拟，以研究边界（BT）和界面（IT）陷阱的作用。对陷阱分布进行了校准，同时考虑了带隙上半部分的供体和 EC 附近狭窄分布的受体。

结果表明，栅极电压越高，电子从沟道到 BT 的隧穿概率越高，阈值电压也随之变化（图 16）。新一代器件（图 17，器件 B）显示电子捕获大大减少。从器件 A 到器件 B 的重大改进是通过改变 SiO2 沉积工艺实现的，从 785 ℃ 的低压 CVD（LPCVD）和 800 ℃ 的 PDA，到 880 ℃ 的 LPCVD 和 900 ℃ 的 PDA。

D. 失效过程

一系列栅极和漏极阶跃应力实验评估了氮化镓垂直器件的可靠性。在栅极阶跃应力期间，在具有 70 nm SiO2 栅极电介质的器件上，发现栅极电流在 VG=45 V 时可以忽略不计（图 18 (a)）；在更高的电压水平上，载流子通过氧化物注入导致漏电流增加，直到在 VG=60 V 时失效。在碳化硅器件上进行的类似实验表明，载流子通过 Fowler-Nordheim 隧道从半导体注入栅极的作用很大；暴露在较高的栅极电压下可能会导致电子在氧化物中捕获，从而使阈值电压发生正向移动（见图 18 (b)，并与之进行比较，发现碳化硅器件的失效电压与其类似）。观察到的失效过程归因于栅极绝缘体的击穿；在垂直 FET 中，由于电场的拥挤，沟槽角可能是有利的失效点（图 18 (c)）。

此外，在栅极接地、漏极电压较高的漏极应力情况下，氧化物中的电场可能接近电介质的击穿场强。图 19（a）显示了模拟结果（VG=0 V，VD=100 V），表明电场超过 6 MV/cm。与碳化硅器件的比较表明，管理沟槽两侧和底部的电场是确保高离态可靠性的关键步骤。人们提出了各种解决方案，包括底部厚氧化物 、双沟槽结构、双 p 基底结构和底部保护 p 阱 。此类解决方案也正在对氮化镓垂直场效应晶体管进行初步探索（即使氮化镓的区域选择性 p 型掺杂不如碳化硅成熟）：图 19 (b) 显示了一个例子，与对碳化硅所做的类似，沟槽底部（标记为 “p-阱”）放置了一个 p 型屏蔽，以显著降低关态条件下电介质上的场强（与图 19 (a) 比较）。

总而言之，氮化镓垂直器件是下一代电力电子器件的绝佳解决方案。原生衬底可确保 >1.2 kV 工作电压下的最低漏电流，而蓝宝石和硅等外来衬底则可在衬底移除的情况下用于较低电压工作。为了获得低成本的氮化镓垂直技术，我们提出了垂直膜晶体管的概念。通过外延和工艺优化，达到了接近 kV 的击穿电压，并在硅衬底上展示了雪崩能力。

关键的电荷捕获过程已被识别和建模；针对 Al2O3 和 SiO2 电介质，提出了将阈值电压不稳定性降至最低的解决方案。针对栅极和漏极应力，确定并描述了垂直氮化镓器件的主要失效过程。