博通发布业界首创3.5D XDSiP平台，引领AI计算革新

在人工智能（AI）与高性能计算（HPC）领域的需求不断增长之际，博通（Broadcom）近日发布了一项革命性创新——3.5D eXtreme Dimension System in Package（XDSiP）封装平台。这是业界首次实现的3.5D Face-to-Face（F2F）封装技术，为芯片设计与系统封装树立了新标杆。该技术结合了先进的台积电制程，整合了超过6,000 平方毫米的3D堆叠硅芯片和多达12个高带宽内存（HBM）模组，全面提升了芯片的性能、能效和集成密度。

3.5D XDSiP平台通过将2.5D技术与3D堆叠技术结合，创造出真正意义上的“3.5D”封装模式。该平台采用台积电的CoWoS-L技术，使总封装面积达到4,719 平方毫米，可以容纳逻辑IC、HBM模组以及多种I/O芯片。其核心创新是采用F2F（面对面）堆叠技术，通过铜混合键合（Hybrid Copper Bonding, HCB），直接连接上下硅片的金属层，从根本上取代传统的硅穿孔（TSV）方案。

这一F2F堆叠技术在以下几方面展现出显著优势：

提升信号密度：与传统F2B（face-to-back）技术相比，F2F技术让堆叠晶粒之间的信号连接数量增加7倍，大幅提高数据传输效率。

降低功耗：Die-to-Die接口的功耗降低至原来的10%，显著改善了能效比，为数据中心和其他高性能计算设备提供了更具可持续性的解决方案。

缩短延迟时间：通过减少堆叠内计算单元、内存和I/O组件之间的延迟，进一步优化了整体性能。

紧凑设计：更小的中介层和封装尺寸，降低了材料和制造成本，同时解决了封装翘曲问题，为高性能芯片的设计提供更多灵活性。

博通与台积电在3.5D技术研发上密切合作，将台积电的N2工艺与先进的封装技术相结合，实现了多维芯片堆叠的创新突破。3.5D XDSiP平台不仅支持采用台积电N2制程的逻辑芯片与HBM模组的整合，还为未来的客户定制解决方案提供了广泛支持，包括HBM PHY、PCIe和GbE等IP模块，甚至涵盖矽光子技术。

目标客户包括Google、Meta和OpenAI等科技巨头，这些公司对AI与HPC应用有着极高的性能需求。博通表示，其平台为客户设计下一代加速器（XPU）和计算ASIC提供了独特的解决方案，使得不同功能的芯片可以根据性能和成本需求分配到最佳制程中。

此外，博通目前正与富士通合作开发基于Arm架构的2纳米处理器“FUJITSU-MONAKA”。这一芯片将充分利用3.5D XDSiP平台的F2F堆叠技术，实现低功耗、高性能的全新突破。

博通的3.5D XDSiP平台被认为是AI计算和HPC技术发展中的重要里程碑。从市场竞争角度来看，其超高信号密度、显著能效提升和紧凑的封装设计使之具备明显优势。尽管其他半导体公司也在快速迭代相似技术，但博通的F2F封装创新，无疑为其在竞争激烈的AI市场赢得了一席之地。

行业分析人士指出，这一技术的推出不仅将推动更多厂商加速研发步伐，也将促使终端消费者对计算性能和能效提出更高期待。与此同时，市场对于低功耗、紧凑型芯片解决方案的需求正在快速增长，博通此举很可能引发一场技术竞赛，为整个行业注入新的活力。

*免责声明：以上内容整理自网络，仅供交流学习之用。如有内容、版权问题，请留言与我们联系进行删除。