华为提出τ定律：中国芯片行业的3D突围

　　2026年5月25日，华为在国际电路与系统研讨会（ISCAS 2026）上发布了一项引起全球半导体行业震动的新理论——「韬（τ）定律」。

　　在美俄两大强国领导人访华之后，华为再次拿出一个令人欣喜的科技突破，只觉得我们发展至今，也算是对得起革命先烈的牺牲了。

　　对于这个利好，媒体跟进得也非常一致。新闻联播预热，人民日报跟进报道，新浪财经头条推送，微博话题热议。资本市场的反应更快：先进封装概念两天内集体涨停，长电科技2连板，通富微电创历史新高。

　　我对这种3D堆叠晶体管技术的了解，是从26年1月8日开始的，那时我关注到一家叫思朗科技的芯片创业公司，就注意到一个核心趋势：中国芯片在3D互连架构上的突破，正在成为绕过光刻机封锁的关键路径。这是他们的技术PPT。

　　刚好过了4个半月，我再更新一下我对华为这次提出的τ定律的观点：这个创新极有价值，但是把CMOS做成3D堆叠的，散热会是个新问题，所以最近两天千万别急着挥着钱冲进股市，这种芯片的创新，如果能够在大模型推理领域生效，那简直是持续的印钞机。

　　思朗科技也生产出来了3D科学计算机，但在这种生物计算机的领域上，应用范围不大；如果真的有3D堆叠的架构，能够加速tranformer和KV计算，直接用于大模型推理，那才是确定的未来。

　　至于手机芯片，电脑芯片，我现在码字用的X1C还是2020年买的10700U+16G内存呢，一样跑Claude Code，我的平板还是2021年华为的matepad pro 12.6版本呢，速度也飞快，耗电也很小，这种民用级芯片真的已经够用了。

　　一、一个四个半月前就被验证的判断

　　先说我年初对思朗科技 MaPU 架构的分析。

　　MaPU 是一种全新的数学处理单元架构。它的核心创新在于，不再像传统GPU那样将计算核心平铺在2D平面上，而是构建了一个8X8X4 的立体晶格矩阵。在传统平面架构中，256个核心之间，数据从左上角传到右下角要经过大约30个逻辑步长的跳转；而在 MaPU 的三维架构里，最远传输距离只需要17步。详情如下图所示：

　　我当时给领导做的汇报是：

　　「从平面长跑到立体捷径，物理距离近乎减半，通信效率翻倍。这种架构思路，为中国芯片在受限条件下实现性能突围提供了全新路径。」

　　四个半月后，华为何庭波站在 IEEE ISCAS 的讲台上，把同样的思路体系化成了「τ 定律」——而且用381款量产芯片证明了这条路能走通。

　　坦白说，看到这条新闻的时候，我有点兴奋。不是因为华为又搞了新的工程创新，而是因为我春节前做出的技术判断，被一家顶级公司在国际顶会上正式背书了。

　　二、τ定律到底在说什么

　　用一句话概括：摩尔定律在物理尺寸上走不下去了，华为说，那我们就从「把晶体管做小」转成「让信号跑得更快」。

　　具体来说，过去六十年的半导体进步，核心是几何缩微——把晶体管越做越小，同样面积塞进更多晶体管。但7nm之后这条路越来越难走，2nm芯片的设计成本已超过10亿美元，物理极限和经济效益同时撞墙。

　　更关键的是，制造先进芯片需要EUV（极紫外光刻机），而中国大陆从2023年起就被禁止获得这些最先进的设备。

　　何庭波提出的「τ 定律」，核心逻辑是把半导体的优化目标从「空间」转向「时间」。τ 是希腊字母，代表信号传播的时间常数。

　　华为的理论是：芯片性能的天花板不在晶体管尺寸，而在信号传输有多快。 如果能系统性地压缩 τ——从晶体管层面到电路层面、芯片层面、再到系统层面——就可以在不依赖更先进光刻机的前提下，实现等效的性能跃升。

　　具体落地技术叫 LogicFolding（逻辑折叠），本质就是把原本平铺的电路垂直堆叠起来。何庭波的论文里打了个很形象的比方：「把平房升级为摩天大楼」——原来需要长距离水平传输的信号，现在坐电梯垂直穿越，物理距离急剧缩短。

　　这是华为提供的一组数据：

　　- 麒麟 2026 实测：晶体管密度从155 MTr/mm² 跃升到238 MTr/mm²（+55%），能效提升41%，大核频率回升到3.1GHz

　　- 过去六年已量产 381 款基于 τ 定律的芯片，覆盖通信、AI、汽车、工业

　　- 2026 秋季首款完整采用 LogicFolding 的麒麟芯片面世

　　- 2031 年目标：等效 1.4nm 晶体管密度

　　如果这个目标实现，意味着中国从目前约7nm的水平，用六年时间追到和国际前沿差距仅3年。

　　而就在 τ 定律发布同一周，英伟达 CEO 黄仁勋对 CNBC 说了一句意味深长的话：「我们已经基本放弃了中国AI芯片市场。」

　　三、市场在用钱投票

　　5月25-26日，A股对 τ 定律的反应非常有意思——不是普涨，而是剧烈的两极分化：

　　涨的：物理层的3D

　　跌的：虚拟层的算力

　　还有一个更诚实的信号：减持

　　5月25日，7家半导体上市公司集体宣布股东减持，包括晶盛机电、固高科技、鸿日达、创维数字等，套现金额可达127亿人民币。趁利好出货，是检验概念含金量最直接的方式。

　　市场的逻辑非常清晰：τ 定律让物理互连层（封装、PCB、光模块）的价值飙升，因为3D堆叠的本质是「用更好的物理连接替代更小的晶体管」；同时让算力稀缺性的逻辑受到冲击，因为如果成熟制程也能榨出接近先进制程的性能，算力供给会大幅增加。

　　这个分化，跟我年初分析MaPU时得出的结论一脉相承：3D架构的本质是物理连接层受益，但如果能让算力收益，才是一座金矿。

　　四、谁是真正的受益者：一个技术分析

　　τ 定律不是一句口号，它背后是一套从器件到系统的全栈技术体系。要判断谁是真正有能力吃这块肉的，得拆开看每一层：

　　第一层：先进封装（确定性最高）

　　LogicFolding 的物理实现就是3D堆叠封装。这不是新概念——台积电的 SoIC、英特尔的 Foveros、三星的 X-Cube 都在做。但区别在于，华为是在没有 EUV 的前提下，把3D封装从「锦上添花」变成了「雪中送炭」。

　　长电科技和通富微电是国内先进封装的头部企业。长电科技已经具备2.5D/3D封装能力，通富微电深度绑定 AMD 多年，在 Chiplet 封装上有丰富量产经验。τ 定律如果大规模推广，先进封装的需求是确定的。

　　另外，这个技术并不是华为独家拥有，离了华为做不了的，就像思朗科技也搞了这样的技术探索，但是目前已知成功量产流片的，还只有华为。

　　为什么这个消息是大利好？因为市场上的企业，最缺乏的是确定可行的方向，你看当chatgpt把基于18万亿语料的大模型搞出来了以后，短短3年，整个大模型领域彻底百花齐放。

　　同样，当中国的企业确信，基于3D堆叠技术甚至可以应用在麒麟芯片等381款芯片上之后，就证明这个方向是可以走的，也能从投资基金那里拿到钱的，剩下的就是中国工程师的饱和式冲锋了。

　　但要注意关注后续的舆情，封装企业能吃到多少红利，取决于华为是否愿意把 LogicFolding 的工艺方案开放给第三方。何庭波在演讲中呼吁「全行业协同共创」，这个态度是开放的。但企业间的竞合关系，从来不是演讲.ppt能决定的。

　　第二层：PCB和高密度互连基板（确定性较高）

　　3D堆叠芯片需要更高密度的互连基板。堆叠层数越多，信号走线的密度要求越高，对 PCB 和载板的精度要求是指数级提升的。生益电子和沪电股份涨停的逻辑就在这里。

　　Rubin 架构的物料清单拆解也印证了这一点——PCB 已成为价值增幅最显著的下游零部件，比上一代 GB300 机架大涨233%。这个趋势跟 τ 定律的方向高度吻合。

　　第三层：光互联和高速通信（中期受益）

　　何庭波论文中提到了 Hi-ONE 近封装光互连引擎，8 Tb/s 带宽，是解决芯片间通信瓶颈的关键技术。τ 定律在系统层的落地，需要光互联来支撑超级计算集群的跨节点通信。

　　中际旭创和新易盛是国内光模块龙头，已经在 AI 算力浪潮中充分受益。如果 τ 定律推动国产 AI 芯片集群规模化部署，光互联的需求还会进一步释放。

　　第四层：EDA和设计工具（远期机会）

　　何庭波在演讲中承认：「传统工具还不够，需要全栈协同共创。」3D 逻辑设计的复杂度远超 2D，需要全新的 EDA 工具链来支撑。华大九天是目前国内 EDA 的龙头，但客观地说，3D 堆叠设计工具的成熟度，全球都还在早期阶段，这是十年维度的事。

　　第五层：先进材料（远期机会）

　　何庭波举过一个很直观的例子：「电信号在芯片介质上的传播速度只有它在真空中传播速度的50%。换介电系数更好的材料，就有提升空间。」τ 定律的理论基础之一，就是在不缩小晶体管的前提下，通过材料创新来降低信号传播的延迟。

　　这个方向上，日本和欧洲的材料企业有很强的技术积累，国内还处于追赶阶段。但是这种未来的先进材料的突破，跟我们当前的金融投资关系不大。

　　说几个不是真正受益的方向

　　• 光刻机概念：τ 定律的整个叙事逻辑在于「ASML的光刻机方向不是唯一的出路」，这对现有7-18nm国产光刻机概念股，算不上大利好。

　　• 算力租赁：如果成熟制程的效率被 τ 定律大幅提升，算力稀缺性会下降，那时候现在大价钱买H100、H200的企业，固定资产价格可能会下跌的。

　　• 存储芯片：τ 定律不涉及存储架构，3D NAND 是另一个独立的发展路线，像长江存储早就开始做3D堆叠了。

　　五、三个谨慎乐观的点

　　有三个谨慎乐观的点，需要跟大家提醒下。τ 定律不是万能的，甚至不一定真的是一个「定律」。

　　1. 散热是硬伤

　　3D堆叠最大的物理挑战是什么？散热。 把电路垂直堆叠，热量从底层往上走，最底下的晶体管会像夹心饼干一样闷烧。何庭波自己在演讲中也承认：「热管理依然是一个关键问题。」这不是工艺优化能解决的，这是物理定律给的天花板。

　　有一个还没被充分讨论的问题：LogicFolding 的实际运行频率会不会被迫降下来？如果为了控制散热而降频，那 τ 压缩带来的性能提升会被打折扣。

　　2. 经济学还没有被验证

　　摩尔定律之所以统治半导体行业半个世纪，不是因为它是一条「定律」，而是因为它是一条可量产、可复制、可降本的经济学法则。你用同样的成本，每18个月可以获得双倍的晶体管数量——这才是摩尔定律的真正威力。

　　τ 定律目前展示的，是实验室和工程样片层面的可行性。但381款芯片的量产规模是多少？每片的良率？成本跟传统方案相比如何？这些数字华为还没有公开。

　　一条新的芯片架构路线，要证明自己的经济学可行性，需要的是千万片级别的量产验证，而不只是发布会.ppt。最好像DeepSeek那样，发布技术报告的同时，开源权重也发布了，好不好大家都知道。

　　3. 这不是华为独有的路线

　　台积电、三星、英特尔都在做3D堆叠，只不过他们没有把它包装成一个「定律」。台积电的 SoIC 已经在2nm节点上验证了3D封装的性能增益。

　　区别在于，台积电扬言可以同时用 EUV把晶体管做小 + 3D堆叠把芯片叠高，但是良品率也是不行的。华为的良品率也是有问题的。

　　看到一个中肯的评论，「这是在没有顶尖光刻机的前提下，依托架构和算法实现性能对标，但无法替代硬件层面的技术攻坚。」

　　它说明了两件事：第一，τ 定律这条路在战术层面一定是聪明的、可行的；第二，在战略层面，光刻机和先进制程的攻坚绝对不能停。

　　上海财经大学特聘教授胡延平的评论是：「这并不是严格意义上的半导体发展定律，只是根据实践提炼出来的测算理论。但从制程延缓、计算架构在变、新的计算系统时空观正在形成等角度来看，τ 定律成为定律也不是一点可能都没有。」

　　这个评价非常公允。

　　六、结论

　　τ 定律是我这半年来看到的最有分量的中国科技企业发布——不是因为它的技术本身有多么石破天惊（3D堆叠大家都在做），而是因为它是中国首次在全球顶会上提出指导半导体产业演进的理论框架，并且用381款量产芯片作为实证支撑。

　　这是从「跟随规则」到「定义规则」的范式转变。即便这个「定律」最终没有被行业广泛接受，它也已经完成了它的使命。就像年初大火的斩杀线理论一样，为后摩尔时代的芯片发展，提供了一套中国人视角的解题思路。

　　落实到投资和职业判断上，我有几条方向预判，供大家参考

　　• 先进封装和PCB是确定性最高的受益方向，因为无论哪条3D技术路线跑出来，物理互连层都是刚需

　　• 算力租赁、Token定价的逻辑被 τ 定律部分削弱，成熟制程的价值重估意味着算力供给的总量在抬高

　　• 7家半导体公司集体减持127亿，说明市场上蹭概念、趁利好出货的人比真正相信这条路的人多得多

　　• 今年秋季麒麟芯片的实际表现，将是 τ 定律的第一个大考——如果实测跑分拿出+55%晶体管密度、+41%能效的成绩，市场的态度会完全不同

　　最后说一句。春节前我看 MaPU 这个项目的时候，感觉听起来挺科幻的。不到半年，华为站在顶会 ISCAS 舞台上把这件事体系化了。

　　中国芯片的3D突围路线，从思朗到华为，从创业公司的专利创新到顶级会议的正式分享，这条轨迹比很多人想象的都要快。

　　对我来说，技术预判上的预判被事实和舆论认可，这感觉真的太爽了。

　　参考资料

　　- 何庭波等，A Time Scaling Theory for Multi-Layer Electronic Systems，ChinaXiv:202605.00224，2026年5月25日

　　- 华为官方新闻稿，HUAWEI Presents the Tau (τ) Scaling Law，2026年5月25日

　　- 第一财经/李娜，解读华为韬定律：芯片新周期真的来了吗，2026年5月25日

　　- TrendForce，Huawei Unveils New Semiconductor Principle – Tau (τ) Scaling Law，2026年5月26日

　　- 雪球/莲花山股市小叉车，华为「韬（τ）定律」深度解读，2026年5月25日

　　- 新浪财经盘中直播数据，2026年5月25-26日