良率不高总成本也下不来，所以技术路线选择上还是传统刻蚀法经济

【本文来自《不用光刻机，如何制造5nm芯片？》评论区，标题为小编添加】

良率不高总成本也下不来，所以技术路线选择上还是传统刻蚀法经济。现有工艺中，光刻机的作用就像木匠活的墨斗划线，干活的还是刻蚀机，20nm以下FinFet工艺成本主要是刻蚀，用DUV做7nm制程的需要多次光刻与刻蚀，良率低成本高于用EUV光刻机，而进入3nm制程，FinFet工艺也进行不下去了，三星3nm制程开发的GAAFet/MBCFET，台积电的3nm制程仍然使用FinFet工艺，主要是考量客户在导入5nm制程的设计也能用在3nm制程中，他们表示在2nm的制程研发中将会采用GAAFET，英特尔也在努力在2024-2025年使用它们。

十几年前半导体江湖，半导体技术有三大贡献者是IBM和Intel及欧洲的iMEC，而近十几年新工艺的倡导者是台积电，iMEC由于涉及过广而半导体技术上不是主要行家了，IBM将制造厂卖给了GF格罗方德，制程技术仰赖于GF的实施，可是GF已经放弃了制程技术持续投入而固守在应用上更广泛的FD-SOI工艺上，IBM与GF的技术授权与开发投资官司仍会持续很久，本文的纳米压印工艺不过是IBM早期提出又放弃的技术路线。