关于芯片制程工艺的说明，兼论项立刚“芯片制程高速迭代很可能是一个骗局”

项立刚先生说的“芯片制程高速迭代很可能是一个骗局”，只能说是说对了一半。芯片制程在2016年以来确实在不断迭代，有的年份迭代又相当快，总的来说近8年来进步相当明显，在这一点上项立刚先生说的不对。但项立刚先生在内容中说的“7nm、5nm、3nm、1nm”确实属于芯片制造商（包含IDM和Febless们）宣传造假，而且他们的技术进步确实也在明显放缓。

首先，说一下宣传造假。其实很多人都说过了，行28nm/32nm这一代开始，各大芯片制造商，特别是TSMC（以下称台积电）和Samsung（以下称三星）因为商业因素，不再将工艺和标准化的晶体管密度完全挂钩，比如台积电N6工艺最高晶体管密度114.2MTx/mm2（以下不再写单位），等效标准化9.4nm，但台积电官方宣传6nm。

其次，说一下技术进步，按照项立刚先生的2016年开始说吧，以下数据均来自互联网。作者君已经被搞得昏头转向，可能有小错误，理解万岁吧。

2016年，台积电N16工艺（代表作麒麟960）最高晶体管密度28.2；三星14LPP（代表作骁龙820、821）密度32.9；英特尔14nm（代表作i7-6700）密度37.5。

2017年，台积电N10工艺（代表作麒麟970）最高晶体管密度60.3，提升113.8%；三星10LPP（代表作骁龙835、845）密度51.8，提升57.4%，落后台积电；英特尔14nm（代表作i7-7700）密度不变，落后台积电、三星。

2018年，台积电N7工艺（代表作麒麟980、骁龙855）最高晶体管密度95.3，提升58%；三星8LPP（代表作猎户座9820）密度61.2，提升18.1%，落后台积电；英特尔改进14nm+，具体数据未公开。

2019年，台积电N7+工艺（换EUV，代表作麒麟990）最高晶体管密度113.9，提升19.5%；三星7LPP（换EUV，代表作猎户座990）密度95.3，落后台积电一代；英特尔数据未公开。

2020年，台积电N5工艺（代表作麒麟9000）最高晶体管密度171.3，提升50.4%；三星5LPE（代表作骁龙888）密度126.7，落后台积电一代半；英特尔10nm（代表作i7-1068NG7）密度100.8，持续落后台积电2代，三星1代。

2021年，台积电N5P工艺（代表作天玑9000）最高晶体管密度未公开；三星4LPE（代表作骁龙8寄1）密度145.8，落后台积电一代半；英特尔将10nm更名Intel 7工艺，并进行改进，是否提升晶体管密度未公开。

2022年，台积电N4P工艺（代表作骁龙8gen2）最高晶体管密度181.9，与2020年的N5相比提升6%；三星4LPP密度未公开；英特尔未提升。

2023年，台积电N3工艺（目前只有A17pro）未公开，但A17pro晶体管密度比A15（使用台积电N5工艺）提升约33%，可以推算苹果使用的N3工艺晶体管密度约为227.8，比2022年提升25.2%；三星SF3未大规模铺货，根据公开稿相比4LPP提升26.6%，假设4LPP等于4LPE，则SF3密度为185.8，落后台积电一代，只能说不愧是三星，用了最新的GAA工艺，还是打不过台积电的Finfet工艺；英特尔Intel 4工艺10月份刚开始量产，据称相比Intel 7工艺高性能逻辑库数量缩减2倍，刨除语病，应该是指缩减50%，也就是晶体管密度提升100%，约为201.6，超越三星，逼近台积电。

从上面的数据来看，以台积电为例，2023年最高晶体管密度是2016年的8倍，迭代速度喜人。但从微观来看，2020年以来仅提升33%，基本已逼近极限。与此同时，先进工艺的成本却在不断上涨，根据知乎“IC修真院”的说法，即使是最便宜的ASIC芯片，180nm的流片成本大概是50万元，55nm的成本在200万元，16nm成本就飙升到了3000万 - 5000万元，到了7nm最低也要过亿，这与摩尔定律的“成本下降”原则已经严重脱钩。

回过头来，根据B站大佬Kurnal的麒麟9000s分析报告（含dieshot），麒麟9000s的最大晶体管密度达119.61，不过考虑到芯片实际密度不等于制程最高密度，乐观估计麒麟9000s采用工艺的晶体管密度应该和三星5LPE差不多，略强于台积电N7+，也高于中芯国际N+2工艺的113.6，这还是用1980i这种低端光刻机搞出来的，如果能用更新更强的光刻机，应该还能再提升。

顺便一说，台积电变“美积电”后，芯片制程居然被甩开两代的英特尔赶上了，要说没猫腻，我不信。